Laporan Akhir 1 M2 Sistem Digital
Laporan Akhir 1JK Flip-flop dan D Flip-flop
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
Gambar 1.1 DL2203C Module D’Lorenzo
Gambar 1.2 DL2203S Module D’Lorenzo
Gambar 1.3 Jumper
Alat yang di gunakan :
- Power Supply
- Ground
- SPDT
- IC 74LS112
- IC 7474
- Logic Probe
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Prinsip JK Flip-Flop
JK flip-flop adalah pengembangan dari RS flip-flop yang dilengkapi dengan input tambahan agar kondisi terlarang dapat diatasi. Flip-flop ini memiliki dua input, yaitu J dan K, serta sebuah sinyal clock yang berfungsi sebagai pengendali. Prinsip kerjanya adalah ketika J=0 dan K=0, maka flip-flop berada pada kondisi hold (output tidak berubah); ketika J=0 dan K=1 maka flip-flop akan reset (Q=0, Q̅=1); ketika J=1 dan K=0 maka flip-flop akan set (Q=1, Q̅=0); dan ketika J=1 serta K=1 maka flip-flop bekerja pada mode toggle, yaitu output Q selalu berubah ke keadaan berlawanan setiap kali ada pulsa clock. Dengan demikian, JK flip-flop banyak digunakan pada rangkaian pencacah (counter) maupun pembagi frekuensi karena sifat toggle-nya.
Prinsip D Flip-Flop
D flip-flop merupakan flip-flop yang paling sederhana dalam penggunaannya karena hanya memiliki satu input data (D) selain clock. Prinsip kerjanya adalah output Q akan mengikuti logika dari input D pada saat sinyal clock aktif, sementara ketika clock tidak aktif, output akan tetap menyimpan keadaan terakhirnya. Jika D=1 pada saat clock aktif, maka Q akan menjadi 1 dan Q̅=0, sebaliknya jika D=0 pada saat clock aktif maka Q=0 dan Q̅=1. Karena kemampuannya menyimpan dan menyalurkan data sesuai irama clock, D flip-flop sering digunakan sebagai register, memori 1-bit, maupun pada sistem sinkronisasi data.
5. Video Rangkaian [kembali]
6. Analisa [kembali]
Kondisi 1Jika B1 = 1 dan B0 = 0, serta B2–B6 bernilai don’t care, maka pin R aktif karena R dan S bersifat aktif rendah (aktif ketika bernilai logika 0). Kondisi ini menghasilkan output pada JK flip-flop berupa Q = 0 dan Q̅ = 1. Sedangkan pada D flip-flop menghasilkan Q = 0 dan Q̅ = 1.
Kondisi 2
Jika B0 = 1 dan B1 = 0, serta B2–B6 bernilai don’t care, maka pin S aktif karena R dan S bersifat aktif rendah. Kondisi ini menyebabkan output JK flip-flop berupa Q = 1 dan Q̅ = 0. Sedangkan pada D flip-flop menghasilkan Q = 1 dan Q̅ = 0.
Kondisi 3
Jika B0 = 0 dan B1 = 0, dengan B2–B6 = don’t care, maka pin R dan S akan aktif karena keduanya bersifat aktif rendah. Situasi ini merupakan kondisi terlarang pada RS flip-flop, tetapi tidak berlaku untuk JK flip-flop. Pada JK flip-flop outputnya adalah Q = 1 dan Q̅ = 1, sementara pada D flip-flop outputnya Q = 1 dan Q̅ = 1.
Kondisi 4
Jika B0 dan B1 = 1, maka pin R dan S tidak aktif. Dengan B2 = 0, B3 = CLK, B4 = 0, B5 = 0, B6 = kondisi sebelumnya (don’t care), maka J dan K bernilai 0. Hal ini membuat JK flip-flop berada pada kondisi hold, dengan output Q = 0 dan Q̅ = 1. Hasil ini juga sama jika dianalisis menggunakan rangkaian dalam D flip-flop, yaitu Q = 0 dan Q̅ = 1.
Kondisi 5
Jika B0 = 1, B1 = 1, B2 = 0, B3 = CLK, B4 = 1, B5 = 1, dan B6 = don’t care, maka pin RS tidak aktif. Dengan input J = 0 dan K = 1, setelah dianalisis melalui rangkaian internal diperoleh output JK flip-flop yang melewati gerbang NAND, di mana salah satu inputnya floating. Hasilnya adalah Q = 0 dan Q̅ = 1. Pada D flip-flop, outputnya juga Q = 0 dan Q̅ = 1.
Kondisi 6
Jika B0 = 1, B1 = 1, B2 = 1, B3 = CLK, B4 = Q, B5 = X, dan B6 = 0, maka pin RS tetap tidak aktif. Dengan J = 1 dan K = 0, hasil analisis rangkaian JK flip-flop menunjukkan output Q = 1 dan Q̅ = 0. Pada D flip-flop, outputnya adalah Q = 0 dan Q̅ = 1.
Kondisi 7
Jika B0–B2 = 1, B3 = CLK, B4 = 1, dan B5 serta B6 = –, maka J = 1 dan K = 1 (kondisi toggle). Hal ini menyebabkan output JK flip-flop berubah kondisi secara bergantian (toggle).
7. Link Download [kembali]
Komentar
Posting Komentar